一.IP核是什么

IP：知識(shí)產(chǎn)權(quán)，半導(dǎo)體產(chǎn)業(yè)中：在ASIC和FPGA中定義為預(yù)先設(shè)計(jì)好的電路功能模塊。

在使用的時(shí)候其他用戶可以直接調(diào)用IP核心。

二. 為什么要是有IP核

提高開(kāi)發(fā)效率，減小設(shè)計(jì)和調(diào)試的時(shí)間，加速開(kāi)發(fā)進(jìn)程，降低開(kāi)發(fā)成本。

三.IP核的存在形式

HDL語(yǔ)言形式：軟核（軟IP） 可進(jìn)行參數(shù)調(diào)制，復(fù)用性強(qiáng)，布局和布線靈活，設(shè)計(jì)周期短，設(shè)計(jì)投入少。

網(wǎng)表形式：固核，完成了綜合的功能塊

版圖形式：硬核，最終階段的產(chǎn)品-掩膜（Mask），缺少靈活性，可移植性差，更容易實(shí)現(xiàn)IP核的保護(hù)。

四.IP核的缺點(diǎn)

IP核不透明，看不到內(nèi)部代碼，在使用過(guò)程中不能自己修改。

IP核往往不能跨平臺(tái)使用。

定制的IP核需要額外的收費(fèi)。

IP核的調(diào)用

Mega wizard 插件管理（最常用的）,第三方的IP核是以網(wǎng)表的形式提供。

SOPC構(gòu)造器

DSP構(gòu)造器

Qsys設(shè)計(jì)系統(tǒng)例化