微信小程序是免費的嗎seo工程師是什么職業(yè)
目錄
一. 實驗?zāi)康?/p>
二. 實驗儀器
三. 實驗原理及內(nèi)容
1.實驗原理
2.實驗內(nèi)容
四.實驗步驟
五. 實驗報告
六. 注意事項
?七. 實驗過程
1.創(chuàng)建Verilog文件,寫代碼
?編輯
2.波形仿真
3.連接電路圖
4.燒錄操作
一. 實驗?zāi)康?/strong>
- 學(xué)會Verilog HDL的case語句應(yīng)用。
- 學(xué)會Verilog HDL的if語句應(yīng)用。
- 學(xué)會使用Verilog HDL進行簡單的電路設(shè)計。
- 掌握QUARTUSⅡ軟件的基本操作和應(yīng)用。
二. 實驗儀器
- PC機一臺。
- FPGA實驗開發(fā)系統(tǒng)一套。
三. 實驗原理及內(nèi)容
1.實驗原理
?????????3-8譯碼器的三輸入,八輸出。輸入信號N用二進制表示,對應(yīng)的輸出信號N輸出高電平時表示有信號產(chǎn)生,而其他則為低電平表示無信號產(chǎn)生。其真值表如下所示:
當(dāng)使能端指示輸入信號無效或不用對當(dāng)前的信號進行譯碼時,輸出端全為高電平,表示任何信號無效。
2.實驗內(nèi)容
????????用三個撥動開關(guān)來表示三八譯碼器的三個輸入(A,B,C),用八個LED來表示三八譯碼器的八個輸出(D0-D7)。通過與實驗箱的FPGA接口相連,來驗證真值表中的內(nèi)容。
表3-1 ?撥動開關(guān)與FPGA管腳連接表
信號名稱 | 對應(yīng)FPGA管腳名 |
A | PIN_212 |
B | PIN_213 |
C | PIN_95 |
???????????????????????????????????????? ???????表3-2 ?LED燈與FPGA管腳連接表
(當(dāng)FPGA與其對應(yīng)的接口為低電平時,LED會發(fā)亮)
信號名稱 | 對應(yīng)FPGA管腳名 |
LED1 | 167 |
LED2 | 165 |
LED3 | 166 |
LED4 | 162 |
LED5 | 164 |
LED6 | 159 |
LED7 | 161 |
LED8 | 156 |
LED_CS | 174 |
四.實驗步驟
1.開機,進入QUARTUSⅡ軟件系統(tǒng)。
2.建立工程。主芯片為Cyclone2系列EP2C20Q240C8N型號。
3.新建一個Verilog HDL File文件。
4.使用Verilog語言編寫3-8譯碼器。
5.保存文件。
6.將文件設(shè)置為工程的頂層文件并編譯。
7.創(chuàng)建仿真文件University Program VWF,添加所需的變量并進行功能仿真。
8.分析仿真結(jié)果
9.配置管腳
編譯綜合下載驗證。
五. 實驗報告
- 總結(jié)Verilog設(shè)計多路選擇器使用的最基本與核心的語法知識。
- 對仿真的結(jié)果進行分析。
- 討論自己在設(shè)計過程中遇到的問題、解決的過程以及收獲體會。
六. 注意事項
- 在對LED操作時不要忽略LED的使能;
- 8個LED與芯片管教一定要按順序配置。
?七. 實驗過程
點擊New project……創(chuàng)建新工程
?然后設(shè)置項目的路徑和名稱(自己設(shè)置就好了)
選擇相對應(yīng)的芯片類型(看自己情況選擇)?
?創(chuàng)建完成!
1.創(chuàng)建Verilog文件,寫代碼
點擊New,創(chuàng)建文件
?選擇Verilog文件,創(chuàng)建
然后就是寫代碼,寫完之后就進行保持文件,把文件的名稱跟模塊的名稱改成一樣。(必須一致)
代碼如下:?
module Encode38(input wire [2:0] Key_in,//3位撥碼開關(guān)輸入4output reg [7:0]led//8顆LED輸出
);always@(Key_in)begincase(Key_in) 3'b000 : led = 8'b11111110;3'b001 : led = 8'b11111101;3'b010 : led = 8'b11111011;3'b011 : led = 8'b11110111;3'b100 : led = 8'b11101111;3'b101 : led = 8'b11011111;3'b110 : led = 8'b10111111;3'b111 : led = 8'b01111111;default: ;endcaseend
endmodule
這里我們要把當(dāng)前Verilog文件設(shè)置為頂層文件(也就是主函數(shù)的意思),設(shè)置好了之后就可以編譯運行了。?
2.波形仿真
設(shè)置好仿真界面,仿真結(jié)果如下:
?然后進行對比,仿真無誤后就進行電路圖連接。
3.連接電路圖
點擊New,創(chuàng)建block文件,如圖所示:
?點開file,然后鼠標(biāo)右鍵Verilog文件,生成子模塊文件。
點開block文件,然后點擊元器件查看,這里我們就可以看到project文件夾里面有一個我們用Verilog代碼寫的元器件,然后就可以進行輸入輸出連線處理。?
然后就是連線處理 ,結(jié)果如下圖所示。
?最后連接好元器件之后就進行引腳的綁定,步驟如圖所示。
綁定完成之后,我們可以點開這里查看綁定?最后就是編譯運行,運行無誤。
4.燒錄操作
點擊此處
?這里我們就可以看到有一個芯片,也就是我們生成的sof文件,只需要把這個文件燒錄到你的開發(fā)板就行了。(注意:上面如果顯示No Hardware的話,要點開旁邊的接口設(shè)置,設(shè)置為USB接口就行了,連接了開發(fā)板就會自動顯示出來)。
?以上就是本期的全部內(nèi)容了,我們下一次見!
分享一張壁紙:?